A pesar de su rendimiento modesto en juegos, la arquitectura de Arrow Lake sigue destacando por su innovación. Recientemente, se han publicado imágenes que ofrecen una visión detallada de su diseño basado en chiplets.
Intel Arrow Lake: Revelan imágenes de su diseño basado en chiplets
El periodista Andreas Schiling compartió en X imágenes exclusivas de la matriz de Arrow Lake, revelando cómo están organizados los componentes clave. En la foto principal se observa la estructura completa de las CPU Intel Core Ultra 200S para sobremesa.
El mosaico de cómputo (Compute Tile) en la esquina superior izquierda, el mosaico de E/S en la inferior y el mosaico del SoC y GPU en el lado derecho. Además, hay dos matrices de relleno que aseguran la estabilidad estructural del chip, pero que no tienen ninguna función.
A few highlights from the deep analysis of #ArrowLake by @highyieldYT pic.twitter.com/WFUG0xVaFE
— Andreas Schilling 🇺🇦 🇮🇱 (@aschilling) May 5, 2025
El módulo Compute Tile está fabricado con la avanzada tecnología N3B de TSMC, ocupando un área de 117,241 mm². Mientras tanto, los módulos de E/S y SoC se producen con un nodo N6 de TSMC, con dimensiones de 24,475 mm² y 86,648 mm², respectivamente. Todos estos módulos están integrados sobre un módulo base hecho con tecnología FinFET de 22 nm de Intel. Arrow Lake sería la primera arquitectura de CPU de Intel que depende principalmente de nodos de otras compañías.
Una de las grandes curiosidades que tiene este diseño de CPU es la disposición de los núcleos P-Core y E-Core. En este caso, se intercala la ubicación de los núcleos P y , en lugar de que agruparlos por separado. Intel dice que este cambio se hizo para mejorar la distribución de calor, ya que los núcleos P-Core suelen funcionar a velocidades de reloj superiores y generan más calor que los núcleos E-Core con velocidades inferiores.
Te recomendamos nuestra guía sobre los mejores procesadores del mercado
Las imágenes también revelan la organización de la caché de Arrow Lake, con 3 MB de caché L3 por núcleo P (totalizando 36 MB) y 3 MB de caché L2 por clúster de núcleos E. Un bus de interconexión une estos clústeres y permite que los núcleos E accedan a la caché L3 compartida por los núcleos P, una mejora que podría influir en su eficiencia.
El diseño de Arrow Lake es más avanzado que en generaciones anteriores, pero no es perfecto. Se comenta que uno de los motivos por el que rinde menos que la serie Ryzen 9000 se debe a la latencia de la interconexión , un problema que Intel busca solucionar con actualizaciones de firmware, aunque todavía no han podido lograr que su rendimiento despegue, sobretodo en juegos. Os mantendremos informados.
