El desarrollo de SPHBM4 está casi completado: daría un rendimiento similar a HBM4 pero con menos pines.
SK hynix, Samsung y Micron están viendo que hay más demanda en el mercado de IA, datacenters y servidores que en el mercado doméstico. Si le añadimos una nueva VRAM, más dificultades para el mercado doméstico que ya adolece de escasez y de unos precios sin sentido. Os contamos lo que ha dicho JEDEC de esta memoria DRAM.
SPHBM4 está en el final de su desarrollo: un HBM4 con menos pines
Hoy, 11 de diciembre de 2025, JEDEC anuncia que está a punto de finalizar el estándar de memoria llamado SPHBM4 (Standard Package High Bandwidth Memory).
Esta VRAM ofrece un ancho de banda de clase HBM4, mientras se modifica la conexión de la memoria apilada a la CPU. Usa los mismos dies que HBM4, solo cambia la matriz de base de la interfaz porque debe adaptarse a sustratos orgánicos estandarizados. Esto es porque los stacks de HBM4 se combinan con ssutratos de silicio.
Esto ha dicho JEDEC:
(…) Los dispositivos SPHBM4 son similares a los dispositivos HBM4, comúnmente utilizados en aceleradores de inteligencia artificial, y utilizan las mismas matrices DRAM en una nueva matriz base de interfaz que puede montarse sobre sustratos orgánicos estándar. En cambio, la HBM4 suele montarse sobre sustratos de silicio.
SPHBM opera con el mismo rendimiento de datos agregados que HBM4, utilizando menos pines gracias a una mayor frecuencia. Si bien la interfaz HBM4 tiene 2048 señales de datos, al publicarse, SPHBM4 definirá 512 señales de datos con serialización 4:1 para lograr el mismo ancho de banda. Este cambio permite la menor distancia entre pines requerida para la conexión a sustratos orgánicos.
Dado que SPHBM4 utiliza las mismas capas de núcleo de memoria que HBM4, la capacidad total de memoria por pila es idéntica. Sin embargo, una ventaja adicional del enrutamiento de sustrato orgánico es una mayor longitud de canal compatible desde el SoC hasta la memoria, lo que podría aumentar el número total de pilas SPHBM y, por lo tanto, la capacidad total de memoria.
Como veis, la gran diferencia está en las señales: HBM4 usa 2048, mientras que SPHBM4 solo 512. Por ello, deberán incrementar el Memory Clock para adaptarse a esta clase.
Todavía no han anunciado una fecha de publicación, ni una mera aproximación sobre ella. Solo han dicho que compartirán más información con las empresas cuando esté publicada.
Así que, a la producción de HBM3, HBM3E y HBM4 deberemos añadir la de SPHBM4 para 2026. No hay señales o síntomas que nos empujen a pensar que se demore mucho más su finalización.
Te recomendamos las mejores memorias RAM
