SanDisk quiere buscar una salida distinta al cuello de botella de memoria que acompaña al auge de la inteligencia artificial. La compañía está explorando una arquitectura en la que memoria NAND y cómputo conviven dentro del mismo paquete, en lugar de limitarse al esquema tradicional de HBM alrededor del procesador principal. La idea aparece recogida en una patente reciente y encaja con la línea de trabajo que la empresa ya había adelantado con su concepto de High-Bandwidth Flash o HBF.
El problema que intenta resolver es conocido. La memoria HBM ofrece mucho ancho de banda, pero sigue siendo cara, limitada en capacidad y difícil de fabricar a gran escala. La NAND, en cambio, puede escalar mucho mejor en capacidad y precio, aunque sacrifica velocidad frente a la DRAM. SanDisk plantea un enfoque híbrido: usar HBM para los datos más inmediatos y sumar una capa de NAND de alta capacidad muy cerca del bloque de cómputo para lectura, escritura y conjuntos de datos más grandes.
Según la patente, esa memoria NAND se colocaría como un tile con tecnología CBA o CMOS Bonded Array bajo el procesador principal, que podría ser una GPU o un acelerador de IA. Todo ello se integraría sobre un interposer en el que seguirían presentes pilas de HBM. Así, el sistema combinaría la rapidez de la memoria de alto ancho de banda con una reserva de capacidad muy superior apoyada en flash.
SanDisk busca más capacidad que HBM, pero todavía tiene un largo camino que recorrer
La propuesta se relaciona con HBF, una tecnología con la que SanDisk lleva tiempo intentando posicionarse como alternativa parcial a la HBM. La compañía ha llegado a hablar de pilas de hasta 4 TB de capacidad, muy por encima de los 32 o 64 GB habituales en los stacks HBM actuales. El interés es evidente para IA y HPC, donde la demanda de memoria crece más rápido que la capacidad de suministro de los fabricantes tradicionales.
Te interesa 👉 Las mejores memorias RAM que puedes comprar
Aun así, lo que SanDisk tiene hoy en el radar comercial es una aproximación más sencilla, con la memoria situada “al lado” del procesador. La arquitectura integrada que describe la patente abre un camino más ambicioso, pero todavía depende de muchas variables. Entre ellas están el coste, el consumo, la complejidad del empaquetado y la viabilidad industrial a gran escala.
