El uso de la IA también está llamado a revolucionar el diseño de chips. A través de X, un desarrollador independiente ha publicado los archivos finales de fabricación de un acelerador criptográfico basado en la arquitectura abierta RISC-V, completado usando los modelos de Meta Muse.
El proyecto logró resolver todo el proceso de enrutamiento y colocación de celdas lógicas mediante la suite de código abierto OpenROAD hasta generar el archivo GDS final, el formato que se entrega a las fundiciones para fabricar las obleas.
En concreto, el bloque criptográfico añade soporte para los algoritmos SHA-256, SHA-512, Keccak, Ed25519 y operaciones de campo secp256k1. Todo el conjunto se implementó sobre la biblioteca de prueba Nangate45 con un total de 61.590 celdas lógicas. También con una frecuencia de reloj de 100 MHz y un consumo energético de 20 mW, cerrando el diseño con cero infracciones de reglas de fabricación y sin fallos eléctricos.
Un chip RISC-V diseñado por 2000 dólares
Según los registros aportados por el desarrollador, la generación completa del diseño requirió aproximadamente 100 millones de tokens de salida en modelos. Eso supuso un gasto aproximado de 2.000 dólares en costes de procesamiento.
Hay que recordar que este experimento coincide con las investigaciones que las grandes empresas en este sentido. Por ejemplo, en su momento analizábamos cómo NVIDIA utilizaba modelos de IA para ayudar a diseñar chips y acortar los prolongados plazos que exige el desarrollo de hardware avanzado. Volviendo al proyecto, como siguiente paso, el autor planea incorporar extensiones vectoriales. También planea buscar plazas en lanzaderas de obleas compartidas para iniciar la producción física del chip a corto plazo.
Te interesa 👉 Los mejores procesadores que puedes comprar
Por cierto, los archivos y esquemas del diseño se encuentran disponibles de manera pública en el repositorio del proyecto para su consulta técnica.
