TSMC e Intel aceleran la carrera por los sustratos de vidrio y el panel-level packaging para la próxima ola de chips de IA

La industria del chip ya mira más allá de los sustratos orgánicos y del empaquetado tradicional. TSMC e Intel están acelerando sus planes alrededor de los sustratos de vidrio y el panel-level packaging, dos tecnologías que prometen mejorar densidad, costes y tamaño de los paquetes en procesadores cada vez más complejos. El cambio no responde solo a una moda técnica. Llega empujado por el crecimiento de la inteligencia artificial y del cómputo de alto rendimiento, dos áreas que exigen más ancho de banda, más integración y mejor comportamiento térmico.

Según Counterpoint Research, este mercado podría pasar de 650 millones de dólares en 2024 a más de 8.000 millones en 2030. El dato da una idea bastante clara de la magnitud del salto esperado. La parte de FOPLP, o Fan-Out Panel Level Packaging, ganaría mucho peso porque permite aprovechar superficies mayores que las de un wafer convencional. Eso ayuda a integrar más dies de cómputo y más memoria por panel, algo especialmente útil en aceleradores para IA.

Intel y TSMC buscan más densidad, menos coste y una nueva pieza clave para chips cada vez más grandes

Desde el punto de vista técnico, el vidrio ofrece mejor densidad de interconexión, más estabilidad dimensional y menos deformación que los sustratos orgánicos. Combinado con el empaquetado a nivel de panel, permite pensar en arquitecturas de chiplets más grandes y en paquetes más eficientes para cargas de trabajo donde cada milímetro y cada grado cuentan. Yole Group ya ha mostrado comparativas en las que los paneles grandes pueden reducir costes y mejorar el aprovechamiento del área frente a enfoques tradicionales.

TSMC ya prepara su hoja de ruta en esta dirección. Su solución CoPoS irá primero con sustratos orgánicos y luego saltará al vidrio. En paralelo, Intel lleva años insistiendo en esta vía y quiere empujarla desde sus instalaciones de Rio Rancho en Estados Unidos. Samsung Electro-Mechanics, ASE y PTI también están ampliando capacidades, lo que deja claro que no se trata de una apuesta aislada de dos compañías.

Ahora bien, la estandarización de tamaños de panel, la consistencia de las TGV y la estabilidad de fabricación siguen siendo retos importantes. La industria aún necesita cerrar bastantes detalles antes de una adopción masiva. Pero la tendencia es evidente. Si la IA sigue presionando como hasta ahora, estos avances dejarán de ser opcionales y pasarán a ser una parte básica de la próxima generación de chips.

Te interesa 👉 Los mejores procesadores que puedes comprar

Al final, todo tiene que ver con que la carrera por la IA ya no depende solo del nodo de fabricación. También depende de cómo se conectan, enfrían y empaquetan los chips. Y ahí, tanto el vidrio como el panel-level packaging empiezan a perfilarse como dos de las piezas más importantes de la siguiente etapa del sector.