Existen muchos enemigos de nuestra electrónica, uno de ellos es el ruido. Pese a su nombre, lo cierto es que ataca a nuestros sistemas de forma bastante silenciosa. Un problema que está ahí y que pocos conocen. Aquí te explico todo lo que debes saber al respecto.

Qué es el ruido en un chip

El ruido es cualquier desviación eléctrica respecto al comportamiento ideal. Como se puede apreciar en la imagen superior, se pueden generar alteraciones en la señal analógica o en la digital. En la parte superior se aprecia la señal cuadrada perfecta como debería ser en condiciones ideales, el ruido son pequeñas alteraciones que se producen en la práctica por diversos factores, y que afectan al convinarse con la señal ideal, dejando como resultado fluctuaciones como se ve en la parte de abajo…

Puede afectar:

• La capacidad de extraer un valor lógico en el momento correcto, por ejemplo, confundiendo 0 y 1, lo que produciría un error.
• La estabilidad de la tensión de alimentación se altera, lo que podría afectar a la estabilidad del chip, e incluso generar picos de tensión dañinos para el circuito.
• La integridad de señales de alta velocidad se puede destruir.
• La sincronización de relojes y dominios digitales se altera, lo que también puede generar errores o pérdida de información.

También hay que decir que el ruido se manifiesta en dos dimensiones fundamentales:

• Amplitud: variaciones en el nivel de tensión. Es decir, si miramos en la gráfica anterior, vemos que puede haber picos que superen o que queden por debajo de los umbrales lógicos.
• Fase: desplazamientos temporales, especialmente críticos en relojes (jitter). Esto hace que un pulso de reloj dure más o menos de lo que debería, desplazándolo en horizontal en la gráfica anterior.

En chips modernos, incluso fluctuaciones mínimas pueden provocar fallos funcionales, pérdida de márgenes temporales o errores silenciosos difíciles de reproducir.

Te recomiendo leer sobre cómo se fabrican los chips

Por qué el ruido es un problema mayor en nodos avanzados

El escalado por debajo de 7 nm y la complejidad del empaquetado han amplificado el impacto del ruido por varias razones:

• Como cada vez se reduce más el voltaje al que trabajan los chips, por debajo de 1v en muchos casos, esto hace que pequeñas fluctuaciones sean incluso más significativas, pudiendo alterar los estados lógicos. Por ejemplo, si un chip trabaja a 3.3v, una fluctuación de 1v por ruido no significaría lo mismo que para un chip que trabaja a 1.2v, con menor capacidad de absorción de esas fluctuaciones, lo que significaría un cambio total del estado lógico.
• Por otro lado, las corrientes son más altas y aumentan las densidades de los chips. Más transistores por área también significa más actividad que genera ruido dinámico, lo que empeora la situación.
• Las capas de interconexiones cada vez son más densas debido a las líneas de señal y alimentación muy próximas, lo que aumenta el ruido de la señal por acoplamiento capacitivo, inductancias parásitas o crosstalk.
• Otro factor a tener en cuenta son las redes de distribución de potencia o PDN (Power Distribution Networks) del chip, que al aumentar la complejidad tenemos múltiples dominios de voltaje diferentes al tener partes que pueden trabajar a uno u otro voltaje diferente dentro del mismo chip, problemas agregados por interposers, o las capas de redistribución (RDL), etc. Cada transición de corriente puede generar oscilaciones, resonancias o caídas de tensión (IR drop).

También te puede interesar conocer algunas otras limitaciones de los semiconductores y nuevas soluciones

Tipos de ruido que afectan a los chips modernos

Como sabes, los chips actuales suelen tener gran cantidad de líneas y elementos que pueden ser susceptibles al ruido electrónico, aquí las voy a desglosar para que te hagas una idea más concreta de cómo afectan a los diseños actuales:

• Power Noise o ruido de alimentación: se refiere a las variaciones o fluctuaciones en la señal de voltaje de alimentación (VDD). Puede provenir de la actividad digital o switching intenso, de cambios bruscos en la corriente de alimentación, de problemas de desacoplo entre señales de alimentación, o por inductancias de las interconexiones de PDN. Este tipo de ruido puede ocasionar a su vez problemas en las frecuencias de PLLs afectando al clock, fallos en memorias, y caídas de tensión (droop), e incluso sobretensiones que pueden dañar el chip.
• Signal Integrity Noise o ruido de señal: en este caso se refiere al ruido que afecta a las líneas de alta velocidad, afectando a las interfaces de la memoria RAM, a varias unidades que tendrán problemas de sincronización entre etapas, e incluso distorsión por acoplamiento entre canales.
• EMI/EMC o ruido electromagnético: puede provenir de antenas u otros dispositivos de alta frecuencia que puedan emitir este tipo de radiación. Afecta especialmente a los chiplets/interposers, además de sistemas RF o mmWave integrados.
• Ruído térmico y efectos multiparámetro: es un problema relacionado con problemas por el calor generado, que puede cambiar la impedancia de un material, alterar el comportamiento electromagnético, o modificar la respuesta temporal de un circuito, lo que vuelve aún más vulnerable al ruido de los puntos anteriores.

Los nuevos empaquetados 2.5D, 3D, SiP, etc., han agravado aún más el problema, ya que concentran cada vez más fuentes de ruido en un menor espacio. Por eso, hay que prevenir pequeñas caídas de tensión en las memorias que podrían corromper datos, proteger a los chiplets de resonancias PDN que pueden amplificarse entre distintos chips, etc.

Cuando se trata de SoCs donde se mezclan circuitos analógicos y digital, es decir, mixtos, los problemas de ruido se complican aún más. De hecho, se calcula que estos sistemas pueden tener entre un 10 y un 15% más de problemas para funcionar que el resto. Por tanto, los diseños tienen que ser más cuidadosos, con márgenes más amplios a tolerar esas fluctuaciones (lo que puede significar reducir el rendimiento), y disponer de herramientas EDA con simuladores específicos y modelos que puedan anticipar estos problemas y probar si funcionarían en la práctica…

Estrategias para mitigar el ruido

Para tratar de reducir los problemas del ruido se pueden tomar varias direcciones durante el diseño del chip:

• A nivel de silicio: se puede ensanchar las redes de alimentación, añadir más vías y capas de metalización, colocar condensadores de desacoplo, y usar sistemas Adaptive Voltage Scaling.
• A nivel de empaquetado: usar planos de alimentación y GND de baja inductancia, desacoplo jerárquico Die-Package-PCB, minimizar discontinuidades en el PDN, y optimizar las impedancias.
• A nivel de sistema: Spread spectrum para reducir picos EMI, incluir reguladores de voltaje integrados o IVR, y distribución de cargas para evitar las resonancias.
• A nivel usuario: como usuarios no hay demasiado que podamos hacer. Tan solo alejar los sistemas de fuentes electromagnéticas fuertes o aislar/apantallar los sistemas si es posible.

No olvides dejar comentarios…