La impresión 3D de chips representa una de las fronteras más prometedoras en la fabricación de componentes electrónicos, con el potencial de revolucionar la industria de los semiconductores. A diferencia de la fabricación tradicional, que utiliza procesos costosos y complejos como la fotolitografía, la impresión 3D ofrece un enfoque aditivo que permite crear estructuras tridimensionales de chips capa por capa. No obstante, no es nada sencillo, aunque vamos a ver que se han conseguido interesantes avances…
Índice de contenidos
Los problemas de la fabricación de chips actual
La fabricación aditiva (FA), popularmente conocida como impresión 3D, ha revolucionado sectores como la automoción, la medicina y la industria aeroespacial. Sin embargo, su aplicación a la fabricación de chips semiconductores se encuentra en una fase mucho más inicial.
No obstante, no hay que descartarla para un futuro. La idea de “imprimir” circuitos podría, en teoría, romper el paradigma fotolitográfico tradicional, que está llegando a límites físicos y económicos con nodos inferiores a los 2 nm. Como ya sabrás, si nos lees, cada vez es más caro y resulta más difícil seguir disminuyendo el tamaño de los transistores.
Los procesos actuales se basan en:
Fotolitografía para definir patrones de transistores y metalización. Esta fotolitografía está militada por las fuentes de luz o radiación empleada, por la óptica de estas máquinas, por las resolución de las máscaras, etc.
Depósito químico de vapor (CVD) y depósito físico de vapor (PVD) para capas de materiales, así como el grabado (etching) por plasma o químico para esculpir estructuras. Estos procesos, incluso si la fotolitografía ha conseguido resoluciones realmente buenas, pueden generar algunos desperfectos en los chips o no ser tan precisas como los ingenieros de control desearían.
Repetición de decenas a cientos de pasos en salas limpias de alta pureza. Un control muy exhaustivo del entorno y muchas cosas que pueden salir mal, reduciendo el yield y aumentando el precio del chip final…
Todo esto genera también unos costes que pueden superar los 20.000.0000.000 de dólares para tener una fábrica de última generación, lo cual es casi insostenible para algunas compañías. De ahí que cada vez haya más fabless y menos IDMs, además de Foundries puras cada vez más colosales para poder compensar esos costes con fabricación masiva para muchos clientes.
En lugar de eliminar material para crear patrones, la FA construye la estructura capa a capa depositando únicamente el material necesario. En microelectrónica, esto puede significar:
Depositar conductores (cobre, plata, aluminio) en rutas precisas.
Depositar dieléctricos (SiO₂, polímeros de alta constante dieléctrica).
Formar estructuras semiconductoras directamente (silicio policristalino, óxidos, materiales 2D como MoS₂ o grafeno).
En la actualidad existen varios enfoques para este tipo de fabricación aplicada a la industria de los semiconducotres:
Nanoimpresión 3D (Two-Photon Lithography): usa láseres de femtosegundo para polimerizar materiales fotosensibles con precisión nanométrica. Permite crear estructuras 3D para guías de onda fotónicas y microelectromecánicas (MEMS).
Aerosol Jet Printing (AJP): inyecta nanopartículas en un chorro de gas para depositar capas conductoras y dieléctricas sobre sustratos. Es compatible con PCB de alta densidad y prototipado rápido de interconexiones.
Electrohidrodinámica (EHD) para nanoimpresión: controla la deposición de gotas de tinta conductora a escala submicrométrica mediante campos eléctricos. Permite imprimir contactos metálicos sobre transistores flexibles.
Impresión de materiales 2D: técnicas para depositar capas atómicas de MoS₂, WS₂ o grafeno en posiciones precisas, habilitando transistores de canal ultra-fino.
Avances recientes
En la actualidad, algunos investigadores y empresas han logrado avances significativos en este tipo de impresión 3D para semiconductores, como:
IBM y MIT: han hecho experimentos con impresión 3D para interconexiones verticales (Through-Silicon Vias, TSV) sin procesos de grabado agresivos.
Nano Dimension: implicado en el desarrollo de sistemas de impresión aditiva para PCB multicapa con integración parcial de componentes semiconductores.
TNO Holandés: ha conseguido crear prototipos de microchips flexibles usando FA para electrónica wearable.
Universidad de Illinois: logró la impresión de transistores orgánicos con resolución submicrométrica sobre sustratos flexibles.
Retos técnicos para la FA aplicada a microelectrónica
A pesar de los avances logrados, sigue habiendo algunas limitaciones que habría que solventar, como:
Resolución: la litografía EUV alcanza hoy resoluciones de ~13 nm, que con doble patrón y otras técnicas podría obtener resoluciones mucho más pequeñas, como ya sabes. Mientras que la mayoría de técnicas FA para semiconductores están en decenas o centenas de nanómetros. La miniaturización extrema es esencial para igualar la densidad de transistores de un proceso de 5 nm o inferior, y es uno de los limitantes más problemáticos en la actualidad.
Materiales: conseguir pureza cristalina equivalente a la del silicio monocristalino mediante FA sigue siendo un desafío. Las interfaces entre materiales depositados aditivamente tienden a tener más defectos, afectando la movilidad electrónica. Además, las impresoras 3D también tienen sus limitaciones en cuanto a la cantidad de materiales que pueden usar…
Integración 3D real: la FA tiene ventajas en apilamiento vertical (3D IC), pero requiere alineación nanométrica y control térmico preciso para evitar deformaciones.
Velocidad de producción: procesos de impresión 3D a escala nanométrica son mucho más lentos que la litografía por lotes. Para producción masiva, se necesita paralelizar el proceso con miles de cabezales o haces. Es decir, tener todo un batallón de impresoras 3D trabajando a la vez, lo cual no es barato…
Para finalizar, si miramos la fabricación aditiva o impresión 3D de chips, a corto plazo, es bastante improbable que la FA reemplace la fotolitografía en el rango sub-5 nm a corto plazo, y para cuando pueda ser suficientemente rentable y práctica, la fotolitografía ya habrá alcanzando límites incluso mayores, por debajo de 1nm incluso.
No obstante, hay que reconocer que ya es prometedora en:
Prototipado rápido de chips especializados (ASIC de baja densidad, MEMS).
Integración heterogénea, para depositar circuitos adicionales sobre chips ya fabricados.
Fotónica integrada, como la creación de guías de onda y moduladores directamente sobre obleas.
A medio plazo, podría integrarse en procesos híbridos, donde la litografía defina la lógica principal y la FA fabrique interconexiones 3D y encapsulado inteligente…Así que, estaremos atentos.
