Las nuevas fuentes High-NA para fotolitografía EUV para futuros nodos de fabricación de 1nm presenta algunos retos que hay que superar. Algunos investigadores apuntan a fotomáscaras más grandes para solventar algunos problemas en los patrones generados durante el proceso de fabricación de chips. Aquí te hablamos al respecto de esto…
No es cuestión de simple geometría…
La industria de semiconductores se encuentra en una carrera hacia nodos cada vez más pequeños, pasando de unos pocos nanómetros a los Ángstroms. El salto de 2 nm a 1 nm no es simplemente una reducción geométrica, supone enfrentarse a límites físicos de la litografía óptica y a retos de coste, alineación y rendimiento que superan los encontrados en nodos anteriores.
La tecnología High-NA EUV (Extreme Ultraviolet con alta apertura numérica) es considerada la principal vía para fabricar transistores a estas escalas, pero presenta un conjunto de problemas que van desde la profundidad de foco limitada hasta restricciones en el campo de exposición. Una solución propuesta por algunos investigadores y fabricantes es el uso de fotomáscaras más grandes para compensar limitaciones de la óptica de proyección y maximizar la eficiencia de exposición.
Esto realmente no es nada nuevo, en el pasado, debido a la simpleza de los primeros chips, se utilizaban fotomáscaras que abarcaban todo el wafer u oblea al completo. Con la creciente complejidad de los diseños, se comenzaron a usar máscaras solo para un único circuito integrado, y un stepper iba exponiendo cada die del wafer… Las fotomáscaras también han ido aumentando de tamaño conforme han ido siendo necesarios patrones más complejos, y dejando a la óptica de la máquina de exposición la reducción adecuada. Ahora ¿podría haber otro salto de tamaño?
Retos específicos del nodo de 1 nm con High-NA EUV
Antes de evaluar la viabilidad de máscaras más grandes, es importante entender los problemas actuales:
- Reducción del campo de exposición: los sistemas High-NA (NA ~ 0.55) reducen el field size máximo en el wafer comparado con EUV convencional (NA 0.33). Esto implica más pasadas y mayor tiempo de exposición por wafer.
- Menor profundidad de foco: amedida que aumenta la NA, la profundidad de foco disminuye, exigiendo control extremo de la planitud del wafer y la uniformidad de la capa fotoresistiva.
- Dispersión y efectos estocásticos: en 1 nm, incluso el ruido cuántico en la llegada de fotones de 13.5 nm y la granularidad de la fotoresistencia impactan la fidelidad del patrón.
Por otro lado, hay que destacar que cada máscara EUV de alta precisión ya es extremadamente costosa (>300k dólares, unos 256.000€); el cambio a High-NA y a formatos más grandes incrementa este coste. Y hay que saber que cada diseño de chip necesita hasta 20 o 30 máscaras para completarse…
También te puede interesar leer sobre qué es una fotomáscara
Fotomáscaras más grandes
En litografía óptica, el campo de exposición es función directa del tamaño de la máscara y la reducción óptica (normalmente 4X en EUV). En High-NA EUV, al aumentar la NA, el tamaño del campo proyectado disminuye, lo que podría compensarse aumentando el tamaño físico de la máscara. Gracias a un aumento, se podría conseguir:
- Mayor área por exposición: reduce el número de escaneos necesarios por wafer.
- Menor stitching: disminuye el riesgo de desalineación entre campos, mejorando el rendimiento y la integridad eléctrica.
- Optimización del throughput: recupera parte del rendimiento perdido por la menor profundidad de foco y mayor complejidad de control.
- Flexibilidad para OPC más compleja: el mayor espacio de patrón en la máscara facilita estrategias de Optical Proximity Correction y Inverse Lithography Technology (ILT) más precisas.
Sin embargo, para usar fotomáscaras más grandes, se necesitan cambios en la foundry, cambios que no son precisamente baratos, como:
- Óptica de proyección: espejos más grandes y precisos para mantener calidad de imagen en el nuevo tamaño.
- Manipulación y almacenamiento: las máscaras EUV ya requieren entornos ultrapuros, por lo que un mayor tamaño implica rediseñar mask pods (las carcasas donde se almacenan) y manipuladores robóticos. ASML y otros fabricantes tendrían que rediseñar reticle stages y mask aligners para manejar la masa y el momento de inercia extra de las nuevas máscaras. Y, en estos casos, la estabilidad térmica se vuelve aún más crítica, incluso ligeros gradientes de temperatura podrían deformar la máscara.
- Nuevas técnicas de inspección: mayores áreas demandan tiempos más largos de revisión.
- Compatibilidad parcial: algunas capas críticas podrían seguir requiriendo máscaras convencionales debido a restricciones de diseño o equipo.
- Deformación mecánica: el aumento de masa podría amplificar resonancias y vibraciones durante el escaneo.
- Otros costes adicionales: por ejemplo, en la cadena de suministro, los fabricantes de blank masks tendrían que producir sustratos de mayor tamaño con uniformidad atómica en el recubrimiento de molibdeno/silicio y capa de absorción. Aunque cada máscara sería más cara, el coste por chip podría reducirse si el mayor campo de exposición reduce significativamente el tiempo total de wafer processing, aunque esto habrá que verlo…
Te recomiendo leer sobre qué es la litografía
¿Solo es cuestión del tamaño de las fotomáscaras?
La respuesta es: no. Incluso con máscaras más grandes, la transición a 1 nm requerirá avances en múltiples frentes:
- Fotoresinas avanzadas: como el uso de resinas híbridas (orgánica-inorgánica) para mejorar resolución y sensibilidad. También podrían estar basadas en metal-oxido que reducen lo que se conoce como stochastic defects y mejoran la line edge roughness (LER).
- ILT y machine learning: implementación masiva de Inverse Lithography Technology asistida por IA para optimizar patrones de máscara y compensar aberraciones. Gracias a modelos predictivos de exposición que ajusten en tiempo real parámetros ópticos, se pueden conseguir mejoras. La IA ha llegado para quedarse, y ya no solo se usa para el diseño de los circuitos, también para mejorar su fabricación, como ves…
- Control de overlay y metrología: se necesitan sistemas de metrología in-situ que verifiquen alineación y CD (critical dimension) en cada paso de exposición. También corrección adaptativa de enfoque y dose por zona del wafer.
- Multipatterning inteligente: aunque High-NA pretende reducir la necesidad de double patterning, en 1 nm podría ser inevitable combinarlo con Self-Aligned Quadruple Patterning (SAQP) para algunas capas.
Deja tus dudas, sugerencias, comentarios, etc.
