AMD Zen 5 «Granite Ridge», Imágenes en alta resolución de la matriz

Se publican imágenes en alta resolución sobre la matriz de los procesadores “Zen 5” Granite Ridge, que nos dejan ver las entrañas del CPU y como está compuesto.

AMD Zen 5, Imágenes en alta resolución de la matriz

Nemez, Fitzchens Fitz y HighYieldYT publicaron imágenes del CCD de 8 núcleos «Zen 5» de AMD, que también fueron anotados por cada bloque para ayudar a identificar cada componente del CPU.

La vista detallada de este CPU está revelando las semejanzas del paquete «Granite Ridge» con respecto «Raphael», con hasta dos matrices complejas de CPU de 8 núcleos (CCD) según el modelo del procesador y una matriz de E/S (cIOD) ubicada en el centro. Este bloque cIOD sería el mismo utilizado por el CPU Raphael.

Cada CCD contiene 8 núcleos de «Zen 5» de tamaño completo, cada uno con 1 MB de caché L2 y una caché L3 de 32 MB ubicada en el centro y que se comparte entre todos los núcleos. Vemos otros componentes como el SMU (unidad de administración del sistema) y los PHY Infinity Fabric over Package (IFoP), que conectan el CCD al cIOD.

Entrando más en detalles sobre la caché, tenemos la caché L1I de 32 KB, la caché L1D de 48 KB, el motor de ejecución de enteros y el front-end del procesador, que está colocándose en la región central.

Te recomendamos nuestra guía sobre los mejores procesadores del mercado

La memoria caché L3 es de unos 32 MB y posee filas de TSV (vías a través del silicio) que actúan como provisión para la caché X3D apilada. El L3D (die de caché L3) de 64 MB se conecta con el bus de anillo del CCD mediante estos TSV, lo que hace que el 3D V-Cache de 64 MB sea contiguo al caché L3 integrado de 32 MB.

Los núcleos Zen 5 parecen más grandes que los núcleos Zen 4 de la generación anterior, que se debería a la ruta de datos de punto flotante de 512 bits.

La sección del iGPU con arquitectura RDNA 2 tiene un solo WGP, para dos unidades de cómputo (CU) o 128 stream processors. Dentro del cIOD también se encuentra la interfaz PCIe Gen 5 de 28 carriles, los dos puertos IFoP para los CCD, un E/S SoC bastante grande que consta de USB 3.x y conectividad heredada, y el importante controlador de memoria DDR5 con su interfaz de memoria de doble canal (cuatro subcanales).

El CCD Zen 5 fue construido con un nodo de 4 nm TSMC N4P. Os mantendremos informados.