Intel entra en detalles sobre las próximas instrucciones AVX10 ISA, los cuales van a incluir las conocidas instrucciones AVX-512, que va a ser compatibles con los núcleos P y E de los procesadores Core.
En una diapositiva publicada por Twitterati, Longhorn, podemos ver detalles de la próxima ISA AVX10 de Intel. Lo curioso es que estas instrucciones se van a implementar en dos partes, la primera en su versión 10.1, mientras que la segunda parte se añadir a mediante la actualización 10.2. Es esta última versión la que añadirá el soporte de instrucciones AVX-512 en los núcleos E-Core.
Lo más importante de AVX10 es el añadido de la compatibilidad opcional con FP/int de 512 bits y el regreso de AVX-512, además de los núcleos P y E van a poder utilizarlos. Sin embargo hay más novedades con este nuevo compendio de instrucciones de las que se van a beneficiar los procesadores Intel Core.
El soporte de instrucciones AVX-512 estuvo activo para los procesadores de la serie Rocket Lake y Tiger Lake, pero se desactivaron con Alder Lake y Raptor Lake posteriormente.
‘’Intel AVX10 representa un cambio importante hacia el soporte de un ISA vectorial de alto rendimiento en los futuros procesadores Intel. Permite al desarrollador mantener una única ruta de código que alcanza un alto rendimiento en todas las plataformas Intel con la mínima sobrecarga de comprobación de compatibilidad de funciones. El desarrollo futuro de la ISA Intel AVX10 continuará proporcionando un entorno rico, flexible y coherente que soporte de forma óptima tanto los productos de servidor como los de cliente.’’
Intel
Al parecer, Intel habría solucionado los problemas de consumo eléctrico de las instrucciones AVX-512 con AVX10 ISA. Pueden ver más información en la página oficial de Intel.
QNAP también ha reservado una parte importante de su presencia en Computex 2026 a la…
El stand de QNAP en el Computex de este año ha dado de sí. La…
QNAP en el Computex 2026 también se ha enfocado en la inteligencia artificial ejecutada dentro…
