Intel muestra su nueva arquitectura de Interconexión de los Xeon Skylake-SP

Nuevo bus de interconexión en Skylake-SP

Akhilesh Kimar, arquitecto del diseño Skylake-SP, afirma que el diseño de procesadores multi-chip parace una tarea sencilla pero que es muy complicado por la necesidad de lograr una interconexión muy eficiente entre todos sus elementos. Esta interconexión debe permitir que los núcleos, la interfaz de memoria y el subsistema I/O se puedan comunicar de una forma muy rápida y eficiente para que el tráfico de datos no merme el rendimiento.

En las generaciones anteriores de Xeon, Intel ha usado una interconexión de anillo para unir entre si todos los elementos del procesador, al aumentar el número de núcleos en gran medida, este diseño ha dejado de ser eficiente al tener limitaciones como la necesidad de pasar los datos por «un camino largo». El nuevo diseño que se estrena en la nueva generación de procesadores Xeon proporciona muchos más caminos por los que los datos pueden viajar de una forma mucho más eficiente.

El nuevo bus de interconexión de Intel hace que todos los elementos de procesador queden organizados en filas y columnas proporcionando caminos directos entre todas las partes de un procesador multi-chip y por tanto permite una comunicación muy eficiente y rápida, es decir que s elogra un gran ancho de banda y una baja latencia. Este diseño también tiene la ventaja de ser muy modular por lo que es fácil hacer chips muy grandes con un gran número de elementos sin que se vea perjudicada la comunicación entre ellos.

Fuente: hothardware